2.3.3.3. Принцип работы

Задающий генератор импульсов построен по схеме RC - генератора с кварцевой стабилизацией.

На выходе генератора (КТI) формируются прямоугольные импульсы частотой 4 МГц со скважностью равной двум.

Узел формирования тактирующих импульсов формирует по длительности тактирующие импульсы " τ_1 " и " τ_2 ", а также управляет подачей на выходные шины сигналов " τ_1 " и " τ_2 ", поступающих из УС или из КПА.

Сформированные по длительности сигналы " $\overline{\tau_1}$ " и " $\overline{\tau_2}$ " поступают в арифметическое устройство и устройство управления для синхронизации работы блока А-3I3-2 (А-3I3-2А).

Узел задержки включения блока А-3I3-2 (А-3I3-2А) задерживает выдачу тактовых импульсов " τ_1 ", " τ_2 " на время выхода на рабочий режим задающего генератора. При включении питания задающий генератор выходит на рабочий режим с некоторым опозданием, вызванным инерционностью кварцевого резонатора.

При поступлении на вход УС сигнала "Испр.питания ЦВУ" узел включения и выключения ЦВУ снимает сигнал "Нач.уст." и формирует сигнал " U вкл.", который является запросом прерывания по включению питания для процессора. При снятии сигнала "Испр.питания ЦВУ" узел включения и выключения формирует сигнал "Нач. уст.", который приводит к останову блока А-3I3-2 (А-3I3-2А).

Для исключения "дребезга" в формировании сигналов " U вкл.", "Нач.уст." в узел включения и выключения введен гистерезис. Снятие сигнала "Нач.уст." происходит при величине сигнала "Испр.питания ЦВУ" $\geqslant$ 3,5 В. Формирование сигнала "Нач.уст." происходит при величине сигнала "Испр.питания ЦВУ" $\leqslant$ I,5 В.

Узел формирования по длительности сигналов обращения к ППЗУ состоит из двух схем формирования:

- схемы формирования импульса "ИНЦ ППЗУ" (У23, У24, У27, Лз3);
- схемы формирования импульсов "ИЧт ППЗУ" и "ИЗп ППЗУ" (У23, У22, У2I, У27, Лз2).

При поступлении на первый вход формирователя сигнала "ИНЦ ППЗУ" триггер (У24) устанавливается в состояние "I", а затем сигналом, задержанным на линии задержки Лз3 (0,5 мкс), сбрасывается в исходное состояние (состояние логического "0"). На выходе состояния "I" триггера (У24, контакт 6) формируется импульс поло-

жительной полярности длительностью 0,5 мкс независимо от длительности входного сигнала. Этот импульс через инвертор У23 поступает в ППЗУ. Второй формирователь импульсов построен по тому же принципу и предназначен для формирования двух не совпадающих во времени импульсов "ИЧт ППЗУ" и "ИЗп ППЗУ".
Узел объединения сигналов временных меток состоит из двух инверторов УI7-3 и УI7-4, которые служат для приема сигналов "ВрМI" и "ВрМ2" из А-3I3-3 или "ВрМI" и "ВрМ2" из КПА. С выходов инверторов сигналы "ВрМI" и "ВрМ2" из КПА. поступают в устройство прерывания блока А-3I3-2 (А-3I3-2А), а сигнал "ВрМI", кроме того на запуск схемы принудительного запуска при случайных остановах блока А-3I3-2 (А-3I3-2А).

2.3.4. Постоянное запоминающее устройство А-3I3-22

2.3.4.I. Назначение

Постоянное запоминающее устройство (ПЗУ) предназначено для хранения стандартных программ, подпрограмм и различных констант, представленных в двоичной системе счисления.
Схемы электрические принципиальные субблока А-3I3-22 приведены в настоящем РЭ на рис.22...24 Приложения I. Вместо А-3I3-22 для отладки программ разрешается устанавливать полупроводниковое репрограммируемое ПЗУ (РПЗУ) ВШ3.06I.00I-0I

2.3.4.2. Тактико-технические данные


Питающее напряжение 5 В. Потребление тока при номинальном значении питающего напряжения составляет не более 2,2 А. Емкость памяти 8I92 I8 разрядных слов

2.3.4.3. Состав

Функционально в состав А-ЗІЗ-22 входят:

- усилитель адресный, предназначенный для согласования по току источника сигнала адреса с адресными входами матриц памяти. Состоит из микросхем УІ...У4;
- дешифратор столбцов, предназначенный для выбора столбца матрицы в соответствии с заданным адресом. Состоит из микросхемы УІ5;
- селектор контрольных разрядов, предназначенный для выбора и передачи на регистр числа тех контрольных разрядов, которые соответствуют выбранному столбцу. Состоит из микросхемы УІ6;
- регистр числа, предназначенный для приема и хранения слова поступившего с матрицы памяти. Состоит из микросхем УІ7, УІ8, УІ9;
- схема управления, предназначенный для формирования управляющих и синхронизирующих сигналов, обеспечивающих функционирование ПЗУ. Состоит из микросхем УІ, У4, УІ4;
- группа матриц памяти, предназначенная для хранения и выдачи информации, внесенной на этапе производства. Группу составляют 9 матриц памяти У5...УІЗ.

Схема электрическая структурная поятоянного запоминающего устройства представлена на рис.8.



Постоянное запоминающее устройство
Схема электрическая структурная
Рис. 8

2.3.4.4. Принцип работы


В качестве элементов памяти в постоянном запоминающем устройстве использованы микросхемы 556РТ6 (У5...УI3), объем памяти которых 2048 8-ми разрядных слов. Для получения I6-ти разрядного слова две микросхемы объедены в последовательную группу.

Для получения 8I92 I6-ти разрядных слов, эти четыре группы подключены параллельно. Два контрольных разряда для всех хранятся в микросхеме УI3.

3 и 4 разряды адреса подаются на микросхему УI5, сигналы от которой используются для выбора одной из групп микросхем памяти и на микросхему УI6, которая с микросхемой УI3 используется для формирования контрольных разрядов. Разряды адреса с 5-го по I5-ый подаются на микросхемы памяти.

Сигнал "ИЧт" подается на микросхему УI4 (I33АГ3), с помощью которой формируются сигналы "ИВЧ", "ИКО", "Синхр.I", "Синхр.2". Сигналы "ИВЧ", "ИКО" выдаются на внешние схемы.

Сигнал "Синхр.I" используется для стробирования регистра числа. Сигнал "Синхр.2" используется для выбора элементов памяти. Регистр числа выполнен на элементах УI7, УI8 (I33ИРI3) и УI9 (I33ТМ2). Временная диаграмма работы ПЗУ представлена на рис.9.



Временная диаграмма работы ПЗУ

Рис. 9

82

Бей бо Ивэ дэар бат чдс сиг ПЗУ

87

2.3.5. Оперативные запоминающие устройства А-3I3-2I и А-3I3-23

2.3.5.I. Назначение

Субблок А-3I3-2I предназначен для оперативной записи, хранения и считывания двоичной информации.

Субблок А-3I3-23 предназначен для:

- оперативной записи, хранения и считывания двоичной информации при обращениях к оперативной зоне ЗУ;
- записи двоичной информации, с предварительной очисткой массива, долговременного хранения при полном отключении питания и неразрушающего считывания при обращениях к полупостоянной зоне ЗУ.

2.3.5.2. Тактико-технические данные

Субблок А-3I3-2I представляет собой только оперативную зону субблока А-3I3-23.

Структурная схема субблоков А-3I3-2I и А-3I3-23 приведена на рис.I0.

Объем памяти оперативной зоны составляет 768xI8-разрядных слов, полупостоянной зоны I024xI8-разрядных слов.

Цикл обращения по записи, чтению к оперативной зоне $\leq$ I,2 мкс.

Цикл обращения по чтению к полупостоянной зоне $\leq$ 3 мкс.

Время записи массива из I28xI8-разрядных слов, включая время стирания $\leq$ 3 с.

Число циклов перезаписи информации в полупостоянную зону $\geq I0^4$.

Время хранения информации при отключении питающих напряжений оперативной зоны $\geq$ I0 с, полупостоянной зоны $\geq$ I0 сут.

Номинальные значения питающих напряжений, допустимые отклонения и токи потребления приведены в табл.I0.

Таблица I0

Напряжение питания, В	Допустимое отклонение напряжения, В	Ток потребления, А не более
+5 В	±0,25	2,3
+20 В	±0,5	0,I3
+I0 В	±0,5	0,30
+6,3 В	±0,25	0,40
-6,3 В	±0,25	0,9
-I2 В	±0,6	0,25
-I0 В	±0,5	0,30
-32*	±I	0,05**

Примечания: I. Знак "*" - только для блока А-3I3-2А.
2. Знак "**" - ток потребления указан при сигнале "Призн.П", равного логической "I".

2.3.5.3. Состав субблоков А-3I3-2I и А-3I3-23

В состав субблоков А-3I3-2I и А-3I3-23 входят следующие узлы:
- запоминающая матрица оперативной зоны;
- коммутатор числа;
- коммутатор адреса;
- коммутатор столбцов;
- коммутатор матриц;
- генератор тактовых импульсов;
- блок местного управления оперативной зоной;
- входной регистр числа;
- схема питания матриц в режиме хранения.

Кроме этого в состав субблока А-3I3-23 входят:
- запоминающая матрица полупостоянной зоны;
- блок местного управления полупостоянной зоной;
- регистр адреса;
- входной регистр числа;

- входной буфер;
- выходной буфер.

2.3.5.4. Принцип действия

Запоминающая матрица оперативной зоны состоит из 54 микросхем памяти (У20 ... У37, У4I ... У49 сборки I и У23 ... У40, У44 ... У52 сборки 2) типа 564РУ2А. Эта микросхема является оперативным ЗУ статического типа с организацией 256xI двоичных слов. Микросхемы памяти расположены на двух платах:

I) на сборке I - старшие разряды 0р ... 8р;
2) на сборке 2 - младшие разряды 9р ... I7р.

На каждой плате память разбита на три столбца по девять микросхем в каждом. Таким образом, получается требуемая емкость оперативной зоны 768 I8-разрядных слов. Для увеличения быстродействия ОЗУ питание микросхем памяти осуществляется от напряжения питания I0 В. Согласование по уровням напряжений входных (адресных, информационных, управления) осуществляется микросхемами УII, УI2, УI5 ... УI9, У53 сборки I ОЗУ и УI2, УI3, УI8 ... У22, У60 сборки 2 ОЗУ, согласование по выходным сигналам осуществляется микросхемами У38, У50 сборки I и У4I, У53 сборки 2.

Защита от превышения входными сигналами уровня напряжения питания микросхемами УI8 ... У37, У4I ... У49, У53 сборки I ОЗУ и УI8, У2I ... У40, У44 ... У52, У60 сборки 2 ОЗУ осуществляется формированием напряжения запитки нагрузочных резисторов микросхем УII, УI2, УI6, УI7 сборки I и УI2, УI3, УI9, У20 сборки 2 и на элементах ДI, Д2, С3, С4, R30 сборки I и ДI, Д2, С8, С9, R33 сборки 2.

Сохранность информации при кратковременных перерывах питания (до I0 с) обеспечивается введением в цепь питания микросхем УI5, УI8 ... У20, У4I ... У49, У53 сборки I и УI8, У2I ... У40, У44 ... У52, У60 сборки 2 блокировочных диодов Д3, конденсаторов С5 ... CI5, расположенных в сборке I и диода Д3, конденсаторов CI0 ... С20, расположенных в сборке 2.

Предусмотрена схема питания матриц в режиме хранения информации УI8 ... У37, У4I ... У49, У53 сборки I и УI8, У2I ... У40, У44 ... У52, У60 сборки 2 ОЗУ от резервного источника питания 24 В, выполненная на элементах R3I, Д4, Д5, расположенных в

сборке I и Р34, Д4, Д5 - в сборке 2.

Коммутатор числа предназначен для коммутации входных данных с кодовых шин записи ЦВУ и кодовых шин записи УВВ на входы данных запоминающей матрицы оперативной зоны. Коммутатор числа старших разрядов 0р ... 8р находится на сборке I, коммутатор младших разрядов находится на сборке 2. Коммутатор адреса предназначен для коммутации адресных шин ЦВУ и УВВ. С выхода коммутатора сигналы "КША 8р" ... "КША I5р" поступают на адресные входы запоминающей матрицы оперативной зоны. Сигналы с выходов коммутатора "8рА" ... "I5рА" выполнены на микросхемах УI6 ... УI9 на сборке I ОЗУ и УI9 ... У22 на сборке 2 ОЗУ. Микросхемы УI8, УI9 сборки I и У2I, У22 сборки 2 выполняют роль буферных усилителей, увеличивая нагрузочную способность коммутатора на емкостную нагрузку. Сигнал "7рА" с выхода коммутатора выдается на дешифратор столбцов. С целью повышения надежности на каждой сборке введен свой коммутатор адреса. Выбор устройства, с которого происходит прием информации, определяется сигналом "$\overline{\text{Призн.УВВ}}$".

При условии "$\overline{\text{Призн.УВВ}}$" = 0 данные и адрес поступают по кодовым шинам записи УВВ, при условии "$\overline{\text{Призн.УВВ}}$" = I - по кодовым шинам записи ЦВУ.

Коммутатор столбцов осуществляет выбор одного из трех столбцов запоминающей матрицы оперативной зоны путем подачи на все входы "Выбор кристалла" одного из трех столбцов микросхем памяти импульсного сигнала, разрешающего обращение к ней. На вход коммутатора поступают сигналы "7рА", "КША ЦВУ Iр · $\overline{\text{КША ЦВУ 7р}}$ · · $\overline{\text{Призн.УВВ}}$", "ВК", "$\overline{\text{Призн.П}}$", "Питание в норме (+I0 В)". Выходными сигналами коммутатора столбцов являются сигналы "$\overline{\text{ВКI}}$", "$\overline{\text{ВК2}}$", "$\overline{\text{ВК3}}$", формируемые в следующей зависимости:

$\overline{\text{ВКI}}$ = 7рА · КША ЦВУ Iр · $\overline{\text{КША ЦВУ 7р}}$ · $\overline{\text{Призн.УВВ}}$ · Питание в норме (+I0 В) · ВК.

$\overline{\text{ВК3}}$ = 7рА · КША ЦВУ Iр · $\overline{\text{КША ЦВУ 7р}}$ · $\overline{\text{Призн.УВВ}}$ · Питание в норме (+I0 В) · ВК.

$\overline{\text{ВК2}}$ = 7рА · КША ЦВУ Iр · $\overline{\text{КША ЦВУ 7р}}$ · $\overline{\text{Призн.УВВ}}$ · Питание в норме (+I0 В) · ВК · [$\overline{\text{Зп/Чт}}$ ∨ Зп/Чт (Призн.П · $\overline{\text{КША ЦВУ 9р}}$ ∨ КША ЦВУ 9р)]

Коммутатор матриц служит для формирования признаков обращения:

к оперативной зоне

"КША ЦВУ 1р·КША ЦВУ 7р·$\overline{\text{Призн.УВВ}}$" (5 В)

к полупостоянной зоне

"КША ЦВУ 1р·$\overline{\text{КША ЦВУ 7р}}$·$\overline{\text{Призн.УВВ}}$"

КША ЦВУ 1р·КША ЦВУ 7р·$\overline{\text{Призн.УВВ}}$ (10 В)

Блок местного управления оперативной зоны предназначен:

- для формирования сигналов управления режимами работы микросхемы памяти "ВК", "Зп/Чт"
- для формирования сигналов, информирующих БОП об окончании цикла обращения ("$\overline{\text{ИКО}}$"), готовности к выдаче информации.

Блок местного управления оперативной зоны расположен на сборке 2 и состоит из:

- задающего генератора, собранного на микросхеме У55 с кварцевой стабилизацией частоты;
- счетчика с дешифраторов;
- триггеров, формирующих сигналы "ВК", "Зп/Чт", "$\overline{\text{ИВЧ}}$".

Диаграмма работы блока местного управления представлена на рис.11.


Запоминающая матрица полупостоянной зоны состоит из пяти микросхем памяти У24 ... У28, расположенных на сборке 3 ОЗУ. Микросхемы памяти выполняют функции полупостоянного ЗУ с электрической перезаписью информации. Объем памяти микросхемы 160IPPI составляет 1024х4-разрядных слова. Фактически, используется массив из 128 слов, выбор одного из восьми массивов осуществляется путем подачи уровнем логического "0", логической "1" на контакты 62, 63, 64 сборки 3 ("К30"-"К32").

Микросхемы У24 ... У28 обладают следующими особенностями:

- запись информации осуществляется с предварительным стиранием всего массива памяти;
- вход и выход микросхем объединены.

Входной регистр числа У1...У5 предназначен для приема информации по кодовым шинам записи ЦВУ и хранения данных на время записи в полупостоянную зону ОЗУ.

Регистр адреса предназначен для приема адреса по кодовым шинам адреса ЦВУ и хранения его на время записи, чтения полупостоянной



Временная диаграмма работы блока местного управления оперативной зоны

Рис.II

зоны ОЗУ.

Входной регистр числа и регистр адреса выполнены на микросхемах УI...У5, расположенных в сборке 3.

Входной буфер У6...УI0 предназначен для выдачи данных на входы микросхем У24...У28 в режимах стирания и записи.

Выходной буфер У29...У36 предназначен для выдачи информации считанной из полупостоянной зоны ОЗУ.

Блок местного управления полупостоянной зоны предназначен для:

- формирования сигналов управления запоминающей матрицы полупостоянной зоны;
- формирования управляющих сигналов, извещающих БОП об окончании цикла обмена ("ИКО"), о готовности и выдачи информации ("ИВЧ");
- формирования сигналов записи информации в регистр данных, в регистр адреса.

Блок местного управления полупостоянной зоны ОЗУ расположен на сборке 3 и включает в себя:

- пять ждущих мультивибраторов, собранных на микросхемах УI3...УI5;
- триггер УI7-I, разрешающий выдачу информации с регистра числа;
- триггер режима на микросхеме УI7-2, определяющего режим работы схемы ("Стирание", "Запись");
- схему задержки снятия сигнала, разрешающего выдачу информации с регистра данных на микросхеме УI9-I;
- схему аварийного сброса режима стирания, записи на микросхеме УI9-2;
- схему формирования сигнала начального установа на микросхеме У20-I;
- схему подачи напряжения минус 32 В на запоминающую матрицу полупостоянной зоны ОЗУ.

Выходной регистр числа предназначен для приема информации, считанной из оперативной зоны или полупостоянной зоны ОЗУ и выдачи в блок А-3I3-2А.

Занесение информации осуществляется по концу импульса "ИВЧ" ОЗУ.

2.3.6. Принцип работы

Субблок А-3I3-23 работает в следующих режимах:
- режим обращения на чтение к оперативной зоне ЗУ;
- режим обращения на запись к оперативной зоне ЗУ;
- режим обращения на чтение к полупостоянной зоне ЗУ;
- режим обращения на запись к полупостоянной зоне ЗУ.

Среди информационных сигналов первыми по кодовым шинам КША ЦВУ и КША УВВ поступают на запоминающую матрицу адресные сигналы. Информация поступает на ЗМ по кодовым шинам КШЗП ЦВУ и КШЗП УВВ. Обращение к ОЗУ идет от ЦВУ и УВВ. Признак работы с ЦВУ или УВВ определяется сигналом "Призн.УВВ". При нулевом сигнале "Призн. УВВ" идет обращение к ОЗУ от УВВ, в противном случае обращается ЦВУ.

В режиме чтения оперативной зоны формируется сигнал "Признак обращения" к оперативной зоне "Iр·7р·Призн.УВВ", который соответствует уровню логической "I".

С приходом в ОЗУ сигнала "ИЧт" запускается схема управления оперативной зоны. В схеме управления формируются управляющие сигналы запоминающей матрицей и сигналы "ИКО" и "ИВЧ". Информация, считанная из запоминающей матрицы оперативной зоны, поступает на регистр числа, с регистра числа по кодовым шинам чтения ОЗУ выдается потребителем.

Аналогичным образом осуществляется запись информации в оперативную зону. Запуск схемы управления осуществляется сигналом "ИЗП".

Из УВВ в ОЗУ поступает сигнал "Исправность питания ЦВУ", снятие которого приводит к блокировке формирования сигналов "ВК1", "ВК2", "ВК3", т.е. обращение к ячейкам оперативной памяти запрещается. Этим обеспечивается сохранность информации при кратковременных перерывах питания.

В режимах обращения на чтение и на запись к полупостоянной зоне ЗУ формируется признак обращения к полупостоянной зоне сигнал "Iр·7р·Призн.УВВ", соответствующий уровню логического "0".

В режиме чтения на вход субблока ОЗУ поступает сигнал "ИЧт", который запускает схему управления полупостоянной зоны ЗУ.

Блок местного управления полупостоянной зоны ЗУ формирует строб (УI2/3), по переднему фронту которого по кодовым шинам КША ЦВУ